MANUFACTURE OF SO	OI SUBSTRATE
-------------------	--------------

Patent Number:

JP4003910

Publication date:

1992-01-08

Inventor(s):

**GOTO HIROSHI** 

Applicant(s):

**FUJITSU LTD** 

Requested Patent:

☐ JP4003910

Application Number: JP19900106057 19900420

Priority Number(s):

IPC Classification:

H01L21/02

EC Classification:

Equivalents:

## **Abstract**

PURPOSE:To obtain an SOI substrate comprising a single-crystal layer whose thickness is uniform over the whole wafer by a method wherein the front side of a first substrate where an opposite conductive type region has been formed is opposed to a second substrate and is bonded to that while interposing an insulating film between them, and then their backsides are polished while detecting an appearance of the opposite conductive type region in plural defined regions on the backside of the first substrate. CONSTITUTION:A P-type silicon wafer 6 is subjected to a thermal oxidation for forming an SiO2 film which is then subjected to a patterning so as to form a lattice-form resist mask layer 7. After that, phosphorus as an N-type impurity is ion-implanted into a surface of the silicon wafer 6 appearing from the layer 7. As a result, an island- form N-type region 6A is formed on the surface. Next, the resist mask layer 7 is removed, after which the silicon wafer 6 is subjected to a thermal oxidation so as to form an SiO film 6B. Another silicon wafer 8 of the same size is formed on the surface where the region 6A has been formed and these are bonded. Then the silicon wafer 6 is polished from its backside in order to be a thin layer. By use of a rotary buff 9, the wafer is partly polished. This polishing is continued until the Ntype region 6A appears over the whole surface of the silicon wafer 6.

Data supplied from the esp@cenet database - 12



⑩ 日本国特許庁(JP)

①特許出願公開

# ② 公開特許公報(A) 平4-3910

®int. Cl. ⁵

識別記号

庁内整理番号

**國公開** 平成 4 年(1992) 1 月 8 日

H 01 L 21/02

В

2104-4M

審査請求 未請求 請求項の数 7 (全8頁)

**図発明の名称** 5

SOI基板の製造方法

②特 願 平2-106057

②出 願 平2(1990)4月20日

⑩発 明 者 後 藤

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 井桁 貞一

明細糖

1 発明の名称

SOI 基板の製造方法

## 2 特許請求の範囲

(I) 一導電型の第1の半導体基板の表面に該表面 から所定深さの底面を有する単一または複数の反 対導電型の領域を形成する工程と.

該反対導電型領域が形成された該第1の半導体 基板表面または別の第2の半導体基板の表面の少なくとも一方に絶縁膜を形成する工程と

該反対導電型領域が形成された表面が該第2の 基板と対向し且つ該絶縁膜が相互間に介在するように配置して該第1の半導体基板と第2の半導体 基板とを接着する工程と

該第2の半導体基板に接着された該第1の半導体基板の裏面に画定された複数の領域に該反対導 電型領域が衷出したことを検出しながら該裏面を 研磨する工程

とを含むことを特徴とするSOI 基板の製造方法。

(2)該絶縁膜上に導電膜と第2の絶縁膜とを形成したのち該第1の半導体基板と第2の半導体基板とを接着することを特徴とする請求項1記載のSOI基板の製造方法。

(3)該第1および第2の半導体基板の双方の基板 表面に該絶縁膜を形成し且つ一方の該半導体基板 における該絶縁膜上に導電膜を形成したのち該第 1の半導体基板と第2の半導体基板とを接着する ことを特徴とする請求項1記載のSOI基板の製造 方法。

(4)該反対導電型領域が表出したときに該第1の 半導体基板と該反対導電型領域との間に流れる電 流の整流作用を検出することによって研磨の終点 を決定することを特徴とする請求項1または2ま たは3記載のSOI 基板の製造方法。

(5)該1の半導体基板表面に光を照射しておき且 つ該反対導電型領域が表出したときに該第1の半 導体基板と該反対導電型領域との間のPN接合に発 生する光起電力を検出することによって研磨の終 点を決定することを特徴とする請求項1または2 または3記載のSOI 基板の製造方法。

(6) 互いに近接して設けられた少なくとも二つの 導電性刷子を有する研磨パフを該導電性刷子が該 第1の半導体基板の裏面に接触するようにして研 磨することを特徴とする請求項4または5記数の SOI 基板の製造方法。

(7)前配研磨を行ったのち熱処理を施して該第1 の半導体基板における一導電型不純物と該反対導 電型領域における不純物の一方を他方によって補 償することを特徴とする請求項1または2または 3 記載のSOI 基板の製造方法。

## 3 発明の詳細な説明

#### (概要)

二枚の半導体基板を張り合わせて成るSOI基板の製造方法に関し、

研磨後の厚さが均一な単結晶層を有するSOI 基 板を提供可能とすることを目的とし、

ー導電型の第1の半導体基板の表面に該表面か ら所定深さの底面を有する単一または複数の反対

ウェハをSiO \* 膜を介して張り合わせ、一方のシリコンウェハを研磨により 1 μm ないしそれ以下の厚さに薄層化して成るSOI 基板の製造方法が提案されている。その概要を第8図を参照して説明する。

同図(a)に示すように、例えば p 型のシリコンウェハ1Aおよび1Bを用意し、その一方(例えば1A)を熱酸化して表面に厚さ約1 μ m のSiO₂膜1Cを形成したのち、同図(b)に示すように、シリコンウェハ1Aおよび1Bを重ね合わせ、1100で程度の温度で熱処理する。これにより、シリコンウェハ1Aおよび1Bは接着される。

次いで、例えばシリコンウェハ1Aをバフ研磨し、同図(c)に示すように、厚さ約  $1 \mu$  = 程度まで輝くする。さらに、研磨されたシリコンウェハ1A 表面から  $0.7\mu$  = 程度の深さまで熱酸化したのち、表面の酸化膜をエッチング除去する。その結果、シリコンウェハ1B 表面上には、同図(d)に示すように、 $10 \pm 10 \pm 10$  に  $10 \pm 10$  のシリコン層 10 が形成される。このシリコン層 10 が下

## 〔産業上の利用分野〕

本発明は、二枚の半導体基板を張り合わせて成るSOI(Simiconductor on Insulator) 基板の製造方法に関する。

#### 〔従来の技術〕

高速度・高耐圧トランジスタに好適なSO! 構造の実用化を促進するものとして、二枚のシリコン

ランジスタ等を形成するための能動層として用い られる。

## (発明が解決しようとする課題)

第8図に示すSOI 基板では、例えばシリコンウエハ1Aをバフ研磨する際に、0.5μm 程度の厚さの不均一が生じてしまうため、1μm ないしそれ板下の均一な厚さのシリコン層1Dを有する SOI 基板を製造することが困難であった。とくに、10mm×10mm程度以上の面積を有する集積回路を形成するために必要な厚さ0.2μm 程度の所望の有効領域を有するSOI 基板を製造することは実質的に不可能であった。

これに対して、上記パフ研磨におけるストッパとなる層をあらかじめ設けておくことにより、シリコン層の厚さを精確に制御する方法が提案されている。 (Extended Abstracts of the 21st Conference on Solid State Devices and Materials, Tokyo, 1989, pp.89-92)

この方法は、第9図(a)に示すように、シリコン

ウェハ 2 の表面に高さ約  $0.1 \mu$  m を有する複数の x サ領域2Aを形成したのち、表面を酸化して厚さ約  $1 \mu$  m の $SiO_2$  膜2Bを形成し、 $SiO_2$  膜2B上にポリンリコン層 3 を堆積する。

次いで、同図的に示すようにポリシリコン暦 3 表面を平滑研磨したのち、同図にに示すようにポリシリコン層 3を別のシリコンウエハ4と接着する。そして、同図的に示すようにシリコンウエハ2を研磨して薄層化し、さらに、SiOz膜2Bが表出するまで研磨を進める。その結果、同図的に示すように、前記メサ領域2AはSiOz膜2Bに埋め込まれた島状となる。

上記のシリコンウエハ2の研磨において、シリコンに比べて研磨速度の低いSiOz膜28かストッパとして作用し、シリコンウエハ2全面に厚さが均一性な島状のメサ領域2Aが形成される。しかしながら、上記の方法によれば、メサ領域2Aの面積が限定され、シリコンウエハ2の面積に等しい単一の領域を得ることができない。

本発明は上記従来の問題点を解決し、ウエハ全

面に均一な厚さの単結晶層を有する SOI基板を提供可能とすることを目的とする。

#### (課題を解決するための手段)

## (作用)

シリコンウェハ等の半導体基板に均一な深さの不純物領域を形成する技術が確立されている。これを利用して、S01基板における所望の単結晶層の厚さに等しい深さの不純物領域を半導体基板表面に形成しておき、この表面を、最終的なS01基板における補強体となる別の半導体基板と接着し、第1の半導体基板を裏面から研磨して薄層化する。

上紀研磨により、前記不純物領域が表出ないし 表出する直前になると、基板と不純物領域との間 でPN接合に関係する整流作用や光起電力を検出す ることができるようになる。そこで、半導体基板 の裏面を複数の領域に区画し、各々の領域を、上 記の現象が検出されるまで研磨し、裏面全体に上 記現象が検出されたときに研磨を終了する。

上記のようにして、SOI 基板全面に均一な厚さの単結晶層を形成する。層厚精度は、当初の不純物領域の深さの分布精度によって実質的に決まる。

## (実施例)

以下本発明の実施例を図面を参照して説明する。 第1図は本発明の実施例の工程説明図であって、 同図向に示すように、例えば直径6インチの一表 面が鏡面研磨された比抵抗10Ωcmのp型シリコン ウェハ6を1000℃の乾燥酸素雰囲気中で熱酸化し て、表面に厚さ200 人程度のSi0\*膜(図示省略) を形成する。

次いで、前記鏡面研磨された表面にフォトレジストを塗布し、これを周知のリソグラフ技術によりパターンニングして、同図(b)に示すように、例えば幅20mm、ピッチ40mmの格子状のレジストマスク層7を形成する。レジストマスク層7は紙面に平行な方向にも形成されている。したがって、格子状のレジストマスク層7によって囲まれた領域にシリコンウェハ6表面が表出している。

次いで、レジストマスク層 7 から表出するシリコンウェハ 6 衷面に、n型の不純物として 燐(P)をイオン注入する。この条件は、例えば加速エネルギーを50keV,ドーズ量を 1 ×10<sup>13</sup>cm<sup>-2</sup>とする。その結果、シリコンウェハ 6 表面に島状のn型領

域6Aが形成される。上配イオン注入条件により、 n 型領域6Aの深さは約 0.2μm となる。

次いで、レジストマスク層 7 を除去したのち、シリコンウェハ 6 を1000 C の湿った酸素雰囲気中で熱酸化し、同図(C)に示すように、厚さ約 1 μ m の SiO x 膜 6B を形成する。シリコンウェハ 6 を、同図(d)に示すように、別の同寸法のシリコンウェハ 8 と、前記 α型領域 6A が形成された表面がシリコンウェハ 8 と対向するようにして重ね合わせて接着する。この接着は、重ね合わされた面シリコンクまって、6 および 8 を加熱するか、シリコンウェハ 6 と 8 との間に100 V程度の電圧を印加する周知の方法を用いればよい。

なお、シリコンウェハ6にSiOェ膜6Bを形成する代わりに、シリコンウェハ8にSiOェ膜を形成するか、あるいは、シリコンウェハ6および8の双方にSiOェ膜を形成しても差支えない。また、熱酸化によるSiOェ膜の代わりにSiュN4 膜を形成するか、あるいは、SiOェ膜と SiュN4膜の多層構造としてもよい。さらに、シリコンウェハ6または8のいず

れか一方のSiOz膜6B上に、例えばポリシリコンから成る導電膜と第2のSiOz膜を積層するか、シリコンウェハ6および8の双方にSiOz膜6Bを形成したのち、いずれか一方のシリコンウェハのSiOz膜6B上に、例えばポリシリコンから成る導電膜を形成してもよい。

次いで、同図(d)に示すように、当初約600 μ m の厚さを有するシリコンウェハ 6 を裏面から研磨し、厚さ 2 μ m 程度まで薄層化する。この研磨は、2000番程度の砥粒を用いる通常の裏面研磨条件に従って行えばよい。

次いで、同図(f)に示すように、直径20mm程度の回転パフ9を用いて、シリコンウェハ6の裏面を部分的に研磨する。この研磨は、例えば粒径が50mm程度の砥粒を用い比較的緩やかに、かつ、シリコンウェハ6の全面にn型領域6Aが表出するまで行う。

第2図は回転バフ9と、その回転および支持機構の説明図であり、同図(a)は全体の側面を、また、同図(b)は回転バフ9の下面を示す。回転バフ9は

モータ11によって回転される。モータ11は、アーム12によって支持された軸受け13に固定されている。アーム12は、図示しない駆動機構により、紙面に垂直な面内をX-Y 方向に移動される。これにより、回転パフ9が前記シリコンウェハ6面上を移動しながら研磨可能なようにされている。

回転パフ9の面には、例えば炭素繊維から成る 導電ブラン14が、その先端が前記シリコンウェハ 6に接触可能なようにして埋め込まれている。導 電ブラン14は回転パフ9の回転軸15の表面に固定 されている回転接触子16に接続されており、さら に、回転接触子16に摺動接触する固定接触子17を 通じて、後述する制御系に接続されている。

第2図のようにして回転・支持された回転パフ 9を、第3図に示すように、シリコンウェハ6の 裏面に接触させながら、X-Y方向に移動する。シリコンウェハ6の裏面には、同じく炭素繊維等から なる別の接触子18が接触している。接触子18と回 転パフ9に設けられている前記導電ブラシ14との 間に電圧を印加して、このときに流れる電流変化 を検出するか、または、これらの間の電圧変化を 検出しながら、シリコンウェハ6を研磨する。

接触子18と導電プラシ14は、最初は共にp型のシリコンウェハ6に接触しているために、これが流れる。研密が進み、前記n型領域6Aが表出し、東電プラシ14がn型領域6Bに接触すると、n型領域6Aとp型のシリコンウェハ6との間のPN接合なりを流作用によって、電流がほとんど流れ出し、なる。この電流変化を制御装置20により検出しい、立ちにしたことが検出された領域なの表出したことが検出して、シリコンウェハ6の裏面全体におけるn型領域6Aの表出が検出されたときに、研密を終了する。

制御系20は、増幅回路21と制御回路22とを有し、 増幅回路21は上記電流変化分を増幅した検出信号 を送出し、制御回路22はこの検出信号が入力した ときの回転パフ9のX-Y 座標情報を記憶するとと もに、前記検出信号にもとづいて、回転パフ9の 位置を移動するためのX-Y 駆動信号またはモータ 11の回転速度を変化するためのモータ回転制御信 号を送出する。

すなわち、例えば、シリコンウェハ6の裏面に n 型領域6Aが表出するまでは、回転バフ 9 はシリコンウェハ6の裏面を均等に研磨するように X-Y 移動される。シリコンウェハ6の裏面の一部に n 型領域6Aが表出したとき、制御回路22はこの部分を避けるように回転バフ 9 を移動させるか、あるいは、この部分が検出されたときにモータ11の回転数を減少するように作動するわけである。

上記実施例におけるようにシリコンウェハ6の 裏面に n 型領域6Aが表出したときの整流作用を検 出する代わりに、第4図に示すように、ランプ30 の光をシリコンウェハ6面に照射しておき、表出 する直前の n 型領域6Aと p 型シリコンウェハ6と のPN接合における光起電力を検出することにより、 回転パフ9のX-Y 移動制御またはモータ11の回転 数制御を行ってもよい。

第5図は回転パフ9の変形例を示す。すなわち、

回転パフ 9 には、例えば10mm程度の間隔を以て二つの導電プラシ14a および14b が設けられている。導電プラシ14a および14b は、回転軸15に設けられた二つの回転接触子16a および16b を通じて、図示しない制御系に接続されている。そして、上記実施例と同様のPN接合による整流作用または光起電力により導電プラシ14a および14b 間を流れる電流または電圧の変化を検出する。本実施例の回転パフ 9 を用いれば、前記導電ブラシ以外に基板と接触する電極を設ける必要が無い等の点で都合がよい。

上記各実施例においては、研磨されるシリコンウェハ6に、島状の反対導電型領域6Aを形成した。したがって、研磨終了したSO! 基板には、例えばp型領域に島状のn型領域が埋め込まれた構造となっている。このSO! 基板を熱処理し、不純物の補償を行えば、いずれか過剰の不純物による均一な導電型の単結晶層を有するSO! 基板が得られる。

第6図は本発明の他の実施例を示し、例えば p型のシリコンウエハ6の中央領域に単一の n型領

第7図は本発明のさらに他の実施例を示し、Si 0 x 膜6Bを介して二つのシリコンウエハ 6 および 8 を接着する。シリコンウエハ 6 は例えば p 型である。従来の裏面研磨と同様にしてシリコンウエハ 6 を 2 μ m 程度に薄層化したのち、シリコンウエハ 6 の裏面全体に n 型不純物をイオン注入して、Si 0 x 膜6Bとの界面近傍に約0.2 μ m の n 型領域6Aを形成する。そして、回転バフ 9 により、シリコンウエハ 6 の裏面を研磨する。接触子18をシリコ

ンウェハ 6 の周縁領域6Cに接触させておく。回転バフ 9 の研磨は周縁領域6Cを除いて行う。 n 型領域6A の表出または表出直前における前配と同様の整流作用または光起電力による電流変化または電圧変化を検出する。本実施例によれば、n 型領域6A を形成するためのレジストマスクの形成工程が省略できる利点がある。

なお、上記実施例においては、p型シリコンウエハ6にn型領域6Aを形成する場合を例に説明をたが、本発明はn型シリコンウエハにp型領域を形成した場合にも適用できることは言うまで、変者した場合にも適用できる。また、両ウエハのの場合にも適用である。さらに、制御系20にも適用できる。

(発明の効果)

本発明によれば、全面が単一かつ1 μ m ないしそれ以下の厚さを有する均一な単結晶層から成る 50 I 基板を製造可能とし、SOI構造の利点を生かした高速度・高耐圧のトランジスタから成る大規模 集積回路の実現を促進する効果がある。 6Cは周縁領域 である。


代理人 弁理士 井桁 真一 合行型

#### 4 図面の簡単な説明


第1図ないし第7図は本発明の実施例説明図、 第8図と第9図は従来の問題点説明図 である。

図において、

1Aと1Bと2と4と6と8はシリコンウェハ、
1Cと2Bと6BはSi0z膜、 1Dはシリコン層、
2Aはメサ領域、 3はポリシリコン層。
7はレジストマスク層。 9は回転パフ。
11はモータ、 12はアーム。 13は軸受け。
14と14a と14b は導電ブラシ。 15は回転軸。
16は回転接触子。 17は固定接触子。
18は接触子。 20は制御系。 21は増幅回路。
22は制御回路。 30はランプ。 6Aはn型領域。



本発明の実施例説明図(その1) 第 1 図



第7团

